Vivado的功能真是太強大了，學習Xilinx準沒錯，把一個工程的完整流程整理出來，為自己以后看。
雙擊桌面的vivado圖標，（可能有點慢）
彈出主菜單界面，點擊create new project
這是介紹界面，next~
添加好工程名，和工程位置，next~
選擇rtl Project，next~
選擇板卡型號，我這里使用的是A-7系列的basys3，用戶根據(jù)自己的板卡型號自定義，next~
這一面是總結(jié)，finish~
左邊這一欄，我們用到哪里解釋哪里，首先，點擊add source 添加verilog HDL文件
選擇新建一個設計文件，next~
左邊是添加已有的文件，右邊是新建一個verilog HDL文件，我們前面沒有文件，所以選擇新建一個新的文件
